目前国产芯片先进工艺未全面爆发的卡点，在我看来不是在EUV，是未百花齐放。
-
目前网上的公开信息显示，中芯国际的N+2和N+3工艺主要由华为海思独占使用，尚无其他国内芯片厂商确认量产采用。
我觉得这个才是国产芯片先进工艺的痛点。
要么就是产能卡得非常紧凑。连华为一家都满足不了，所以也就没法百花齐放全面铺开。
要么就是如同网上的说法那样，N+2和N+3是华为深度参与的（华为目前手里有很多多重曝光光刻工艺的专利，从这点判断它肯定是亲自下场入了局的）。所以中芯国际应该是没有自主决定N+2和N+3给除海思之外芯片设计公司代工的权利。
-
不然国内芯片设计公司强手如林（紫光展锐、寒武纪、阿里平头哥等等），有国内自己的先进工艺不用说不过去。找台积电代工，一个制裁会全玩完，根本承担不起这个风险。
但目前除了海思，其他家产品多基于14nm或成熟制程，或依赖境外代工（如台积电），尚未见其他家的芯片采用SMIC N+2（等效7nm）或N+3（等效5nm级）工艺的量产报道。
-
而目前海思麒麟的那些芯片（别光看手机芯片，无论桌面还是服务器CPU、还有通用计算GPU）用N+2和N+3工艺的都已经在市场上立住脚了，都很能打，从SOC到CPU到通用计算GPU都很能打。
所以N+2和N+3工艺只能说是相对落后，而并不是绝对落后，只要设计跟上，达到海思的水准，使用N+2和N+3工艺的芯片在市场上还是能有发挥用武之地的，可以一战。
国内其他芯片设计强手们一旦跟上车，N+2和N+3工艺全面铺开，国产芯片产业全面对抗欧美芯片的时代才算是真正实现。
不然光靠华为，还谈不上全面对抗欧美。
-
台积电的工艺是不错，比N+2和N+3工艺要好，但架不住一个制裁就凉，芯片设计水平超过欧美没有用，最先进的工艺不给用什么都白搭。
-
-
-
-
最近我通过对芯片生产的基础知识的学习，对芯片工艺有了更多的大概了解。
对奋斗在先进制程的技术人员和工程师们也多了很多敬佩。
这玩意生产起来很复杂，不是有几台机器就行的。
大部分非业内人士理解的芯片生产，就是在硅基片上用刻蚀出电路图，然后芯片好像就能工作了（其实纯硅接近绝缘体，电几乎不能导通，要离子注入硫和硼微量杂质，让杂质提供了N级和P级中的自由电子和空穴，才算得上是半导体，光光靠一片单晶硅没有办法成为逻辑电路）。这个跟真正一枚能通电运算的芯片差了十万八千里。
硅基片上刻出那些晶体微电路后，仅仅是万里长征第一步，上面要覆盖好绝缘材料，然后继续光刻刻蚀出铜导线的线路图，然后把铜沉积上去，然后打磨。然后继续覆盖绝缘材料，继续刻导线图，继续造导线。
这个步骤要重复几十次。
也就是在硅基板之上， 还要搭建几十层堆叠的导线层，将所有晶体管联通。
覆胶，光刻，去胶，沉积，打磨，清洗，测试等---------每一遍都要如此重复一次如上步骤，全部工艺完成要好几个月，一片真正能拿去封装的芯片才算是完成了。
变量太多，每一步精密度要求太高，错一点点芯片就不能正常工作了。
制程约先进，变量越多，精密多要求越高。
-
生产先进工艺这是个系统性的工程，这不是一台EUV光刻机就能彻底解决的事儿。
所以现在能突破出N+2（等效7nm）和N+3（等效5nm级）工艺，是非常、非常、非常值得骄傲的事情。
不能眼睛只放在3nm，2nm（EUV）上，也要努力把N+2和N+3工艺全面铺开了，让国内所有芯片设计厂都用上去，我个人觉得这跟攻关EUV的重要性是同等的。
EUV的重要性体现在单项比赛中争取领先身位、抢第一名。
全面铺开的重要性体现在全局性、战略性与国外大厂掰手腕上。
-
在此，我祝愿其他国内芯片设计强手公司都早日加入到这份大战略中来！
-
目前网上的公开信息显示，中芯国际的N+2和N+3工艺主要由华为海思独占使用，尚无其他国内芯片厂商确认量产采用。
我觉得这个才是国产芯片先进工艺的痛点。
要么就是产能卡得非常紧凑。连华为一家都满足不了，所以也就没法百花齐放全面铺开。
要么就是如同网上的说法那样，N+2和N+3是华为深度参与的（华为目前手里有很多多重曝光光刻工艺的专利，从这点判断它肯定是亲自下场入了局的）。所以中芯国际应该是没有自主决定N+2和N+3给除海思之外芯片设计公司代工的权利。
-
不然国内芯片设计公司强手如林（紫光展锐、寒武纪、阿里平头哥等等），有国内自己的先进工艺不用说不过去。找台积电代工，一个制裁会全玩完，根本承担不起这个风险。
但目前除了海思，其他家产品多基于14nm或成熟制程，或依赖境外代工（如台积电），尚未见其他家的芯片采用SMIC N+2（等效7nm）或N+3（等效5nm级）工艺的量产报道。
-
而目前海思麒麟的那些芯片（别光看手机芯片，无论桌面还是服务器CPU、还有通用计算GPU）用N+2和N+3工艺的都已经在市场上立住脚了，都很能打，从SOC到CPU到通用计算GPU都很能打。
所以N+2和N+3工艺只能说是相对落后，而并不是绝对落后，只要设计跟上，达到海思的水准，使用N+2和N+3工艺的芯片在市场上还是能有发挥用武之地的，可以一战。
国内其他芯片设计强手们一旦跟上车，N+2和N+3工艺全面铺开，国产芯片产业全面对抗欧美芯片的时代才算是真正实现。
不然光靠华为，还谈不上全面对抗欧美。
-
台积电的工艺是不错，比N+2和N+3工艺要好，但架不住一个制裁就凉，芯片设计水平超过欧美没有用，最先进的工艺不给用什么都白搭。
-
-
-
-
最近我通过对芯片生产的基础知识的学习，对芯片工艺有了更多的大概了解。
对奋斗在先进制程的技术人员和工程师们也多了很多敬佩。
这玩意生产起来很复杂，不是有几台机器就行的。
大部分非业内人士理解的芯片生产，就是在硅基片上用刻蚀出电路图，然后芯片好像就能工作了（其实纯硅接近绝缘体，电几乎不能导通，要离子注入硫和硼微量杂质，让杂质提供了N级和P级中的自由电子和空穴，才算得上是半导体，光光靠一片单晶硅没有办法成为逻辑电路）。这个跟真正一枚能通电运算的芯片差了十万八千里。
硅基片上刻出那些晶体微电路后，仅仅是万里长征第一步，上面要覆盖好绝缘材料，然后继续光刻刻蚀出铜导线的线路图，然后把铜沉积上去，然后打磨。然后继续覆盖绝缘材料，继续刻导线图，继续造导线。
这个步骤要重复几十次。
也就是在硅基板之上， 还要搭建几十层堆叠的导线层，将所有晶体管联通。
覆胶，光刻，去胶，沉积，打磨，清洗，测试等---------每一遍都要如此重复一次如上步骤，全部工艺完成要好几个月，一片真正能拿去封装的芯片才算是完成了。
变量太多，每一步精密度要求太高，错一点点芯片就不能正常工作了。
制程约先进，变量越多，精密多要求越高。
-
生产先进工艺这是个系统性的工程，这不是一台EUV光刻机就能彻底解决的事儿。
所以现在能突破出N+2（等效7nm）和N+3（等效5nm级）工艺，是非常、非常、非常值得骄傲的事情。
不能眼睛只放在3nm，2nm（EUV）上，也要努力把N+2和N+3工艺全面铺开了，让国内所有芯片设计厂都用上去，我个人觉得这跟攻关EUV的重要性是同等的。
EUV的重要性体现在单项比赛中争取领先身位、抢第一名。
全面铺开的重要性体现在全局性、战略性与国外大厂掰手腕上。
-
在此，我祝愿其他国内芯片设计强手公司都早日加入到这份大战略中来！
