1.超线程,极客湾属于是打脸了,之前我就说过超线程确实有用,pc端取消就是个败笔,以后还是会加回来的,而且目前对于超线程的各种科普,简直就是瞎扯淡,经典谣言是什么一个厨师做煲汤的时候可以去炒饭这种然后不用等煲完汤再去炒饭,b站一堆这样科普超线程的,这种明明tm是并发,和超线程有个鸡毛关系,这些up主有一个都可以取关一个!
真正的超线程是,一个核心有不同种不同规模的计算单元,假设只有ab两种计算单元,一个线程吃掉了a的40%,b的40%,那么此时可以再引入一个线程,利用剩下的计算单元去计算,这tm才叫超线程。所以极客湾说超线程没用,换成大小核才是王道的时候,我就知道纯扯
,因为二者根本不冲突
。
2.四丛集大小核,还是那句话,我一直很希望有人真正的利用到arm的四种核心,分别是:
cnano:以最小面积最少晶体管为设计目标,带来超低功耗场景下能效的绝对优势。
cpro:以持续性能为目标,也就是非cnano这种为了最少晶体管采用顺序执行,而是异序执行的情况下,做到最好的能效。
cpre:在保持cpro的原有能效曲线的基础上,尽可能在增加最少面积的情况下,尽可能的把cpro的高能效区间尽可能扩大。
cu:设计思路和cpre一样,但是不考虑面积因素,不记代价的再扩大高能效区间!
这四种核心可以完美组成手机想要的阵容。我一直希望联发科能够搞出1cu+1cpre+4cpro+2cnano的产品,并且都是完全体和满配缓存,而非各种阉割,比如玄戒o1上的a725大核就比a725中核面积没大多少但性能要强非常多,这就是因为arm提供了中核的面积优化版,我个人认为这种原有架构阉割,省不了多少面积但是性能爆降的行为很下头。
本来arm可以做到,联发科也可以做,但就不做,天天和高通玩极限跑分核战争,傻了吧唧的,现在华为做了,而且目前没有所谓的调度灾难,其实也不存在调度灾难,那么小的两个小核,本身就是独立的,绑定系统运行,系统程序,系统操作(如滑动),最后以及听歌播放视频这种很轻负载的任务,前台程序所看到的就是剩下的三丛集,还是很成熟的调度,别一看到四丛集就觉得不一样了,第四个丛集又不参与,你慌啥?
3.逻辑折叠
极客湾之类的解释,还有那些什么说amd3d缓存的,以及英特尔的,一开始也把我搞蒙了,主要是起的折叠这个名字,太tm有误导性了,现有的解释简直就是扯淡!
最简单的理解就是:以前是一个平面,一个晶体管延伸出的电路是前后左右四条,现在是立体,变成了一个晶体管可以延伸出上下前后左右六条电路,多出来的两条电路,如果以前与一个晶体管最近的只有四个晶体管,现在变成了六个,密度就增加了不是?
至于取的什么折叠这个神乎其神的名字,搞得别人以为tm是要翻倍呢?按照我的解释,你可以很好的发现这条技术路线上限就是同工艺增加50%(四条变六条嘛)。
这条路也没啥太多的散热问题,以前不是盖了个内存盖不也照样玩,那玩意对散热的营销比这层薄硅片大多了,现在加了这层薄硅片,你再把内存并排放,这不散热还能提升?对于手机这种功耗小的也完全够了,所以这也抛出来了另一个这种工艺的局限(当换成上百瓦的时候这样玩散热就很难搞了)。
真正的超线程是,一个核心有不同种不同规模的计算单元,假设只有ab两种计算单元,一个线程吃掉了a的40%,b的40%,那么此时可以再引入一个线程,利用剩下的计算单元去计算,这tm才叫超线程。所以极客湾说超线程没用,换成大小核才是王道的时候,我就知道纯扯
2.四丛集大小核,还是那句话,我一直很希望有人真正的利用到arm的四种核心,分别是:
cnano:以最小面积最少晶体管为设计目标,带来超低功耗场景下能效的绝对优势。
cpro:以持续性能为目标,也就是非cnano这种为了最少晶体管采用顺序执行,而是异序执行的情况下,做到最好的能效。
cpre:在保持cpro的原有能效曲线的基础上,尽可能在增加最少面积的情况下,尽可能的把cpro的高能效区间尽可能扩大。
cu:设计思路和cpre一样,但是不考虑面积因素,不记代价的再扩大高能效区间!
这四种核心可以完美组成手机想要的阵容。我一直希望联发科能够搞出1cu+1cpre+4cpro+2cnano的产品,并且都是完全体和满配缓存,而非各种阉割,比如玄戒o1上的a725大核就比a725中核面积没大多少但性能要强非常多,这就是因为arm提供了中核的面积优化版,我个人认为这种原有架构阉割,省不了多少面积但是性能爆降的行为很下头。
本来arm可以做到,联发科也可以做,但就不做,天天和高通玩极限跑分核战争,傻了吧唧的,现在华为做了,而且目前没有所谓的调度灾难,其实也不存在调度灾难,那么小的两个小核,本身就是独立的,绑定系统运行,系统程序,系统操作(如滑动),最后以及听歌播放视频这种很轻负载的任务,前台程序所看到的就是剩下的三丛集,还是很成熟的调度,别一看到四丛集就觉得不一样了,第四个丛集又不参与,你慌啥?
3.逻辑折叠
极客湾之类的解释,还有那些什么说amd3d缓存的,以及英特尔的,一开始也把我搞蒙了,主要是起的折叠这个名字,太tm有误导性了,现有的解释简直就是扯淡!
最简单的理解就是:以前是一个平面,一个晶体管延伸出的电路是前后左右四条,现在是立体,变成了一个晶体管可以延伸出上下前后左右六条电路,多出来的两条电路,如果以前与一个晶体管最近的只有四个晶体管,现在变成了六个,密度就增加了不是?
至于取的什么折叠这个神乎其神的名字,搞得别人以为tm是要翻倍呢?按照我的解释,你可以很好的发现这条技术路线上限就是同工艺增加50%(四条变六条嘛)。
这条路也没啥太多的散热问题,以前不是盖了个内存盖不也照样玩,那玩意对散热的营销比这层薄硅片大多了,现在加了这层薄硅片,你再把内存并排放,这不散热还能提升?对于手机这种功耗小的也完全够了,所以这也抛出来了另一个这种工艺的局限(当换成上百瓦的时候这样玩散热就很难搞了)。













