回复：中央处理器

或采用特殊软件编程方法提高效率。NUMA系统的例子。这里有3个SMP模块用高速专用网络联起来，

组成一个节点，每个节点可以有12个CPU。像Sequent的系统最多可以达到64个CPU甚至256个CPU。显然，这是在SMP的基础上

不感兴趣

开通SVIP免广告

再用NUMA的技术加以扩展，是这两种技术的结合。

乱序执行乱序执行（out-of-orderexecution），是指CPU允许将多条指令不按程序规定的顺序分开发送给各相应电路单元处理的技

这样将根据个电路单元的状态和各指令能否提前执行的具体情况分析后，将能提前执行的指令立即发送给相应电路单元执行，在这期间不按规定顺序执行指令，

然后由重新排列单元将各执行单元结果按指令顺序重新排列。采用乱序执行技术的目的是为了使CPU内部电路满负荷运转并相应提高了CPU的运行程序的速度。

将能提前执行的指令立即发送给相应电路单元执行，在这期间不按规定顺序执行指令，然后由重新排列单元将各执行单元结果按指令顺序重新排列。

采用乱序执行技术的目的是为了使CPU内部电路满负荷运转并相应提高了CPU的运行程序的速度。分枝技术

不感兴趣

开通SVIP免广告

（branch）指令进行运算时需要等待结果，一般无条件分枝只需要按指令顺序执行，而条件分枝必须根据处理后的结果，再决定是否按原先顺序进行。

控制器许多应用程序拥有更为复杂的读取模式（几乎是随机地，特别是当cache hit不可预测的时候），

并且没有有效地利用带宽。典型的这类应用程序就是业务处理软件，即使拥有如乱序执行（out of order execution）这样的CPU特性

也会受内存延迟的限制。这样CPU必须得等到运算所需数据被除数装载完成才能执行指令（无论这些数据来自CPU cache还是主内存系统）

）。当前低段系统的内存延迟大约是120－150ns，而CPU速度则达到了4GHz以上，一次单独的内存请求可能会浪费200－300次CPU循环。

即使在缓存命中率（cache hit rate）达到99.9%的情况下，CPU也可能会花50%的时间来等待内存请求的结束－比如因为内存延迟的缘故。

不感兴趣

开通SVIP免广告

在处理器内部整合内存控制器，使得北桥芯片将变得不那么重要，改变了处理器访问主存的方式

下载贴吧APP
看高清直播、视频！

分享到: