垂直堆叠降低导线长度，降低延迟，增加总线宽度，同时如果可以n层堆叠，可以再同等面积上实现n倍的晶体管数量，跟提高工艺制程等级对比，增加一倍的堆叠，相当于晶体管密度提升一倍，比如从10nm到7nm，从7nm到5nm。但性能上受限于发热，运算速度频率，耗能不能等同于晶体管密度提升一倍的工艺制程提高一代。
垂直堆叠多层对齐难度大，发热变形，加工误差，导致先进制程极难垂直堆叠。天然适合没有先进光刻机的产品。

谢谢你的分享！

等五年看看不就完事了，天天突破突破，现在开香槟五年后还是被卡脖子不打脸嘛，现在等着看他真nb了就支持去花钱买不就OK了，

牛逼

等后续

不光这个τ，摩尔定律我也觉得纯粹是商业上吹勾八的东西，工程上b用没有

这个定律我看是个指导文件，指导未来芯片可能的方向，但华为自己已经流片了，说明已经解决了大部分问题，说明是可行的。而且效果还不错，具体怎么实现的，商业机密。

我看好多都只说了堆叠然后增加单位面积晶体管数量。我看了原本演讲，实际上堆叠后还会优化电路逻辑。上下层不是简单的堆叠。更像是把上下两层的逻辑电路串起来一起跑了

看成品效果吧

都在说散热，但华为的这个技术却减少了功耗，降低了散热，咋没人说起呢？

先吹一波，配合半导体资本套现，华子把特朗普那一套学来了

主要还是通信方向的优化，和之前那个超节点同源的

所以说为什么到处都有抹黑打击华为的，就是要防着他发展起来。

等mate90吧